MULTILAYER HYBRID INTEGRATED CIRCUIT

Patent Number:

JP2150098

Publication date:

1990-06-08

Inventor(s):

KINOSHITA MASAKI

Applicant(s)::

JAPAN RADIO CO LTD

Requested Patent:

IP2150098

Application Number: JP19880304466 19881201

Priority Number(s):

IPC Classification:

H05K3/46

EC Classification:

Equivalents:

Abstract

PURPOSE: To eliminate peeling by thermal impact or thermal repetition by pressing polyether etherketone resin previously formed with circuit patterns on both front and rear faces of a film to a functional element, and press- adhering then in vacuum.

CONSTITUTION: A functional element such as an IC is inserted into a buried resin frame 2, and secured with pouring resin 3 of liquidlike polyimide resin, etc. A circuit pattern 4 and the functional element 1 provided on the front face of the frame 2 are pressed on a film which is made by printing conductive resin 5 and an upper layer circuit pattern 8 on a thermoplastic resin polyether etherketone film 9 containing small impurity content, and heated. When heating, it is press-adhered in vacuum of approx. 1X10<-4>Torr in a state to be so brought into contact as not to exist cavities in its adhering part, heated in a nitrogen atmosphere and adhered. The polyether etherketone has small impurity content of CI<->, Na<+>, and small gas generation upon heating of CO2 of 23500ppm of epoxy resin, 1000ppm of polyether ether-ketone under the conditions of 150 deg.C and 320 hours.

Data supplied from the esp@cenet database - 12

19 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報 (A)

平2-150098

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)6月8日

H 05 K 3/46

Q 7039-5E

審査請求 未請求 請求項の数 1 (全2頁)

◎発明の名称 多層混成集積回路

②特 顋 昭63-304466

②出 顧 昭63(1988)12月1日

@発 明 者 木 下 昌 己 東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内 ® 人 日本無線株式会社 東京都三鷹市下連雀5丁目1番1号

电容 涂的 物

1. 発明の名称・

多層溫成集積回路

2. 特許額求の範囲

複数の回路パターンと機能素子を内蔵する多層 配線基板と、導体層を有するポリエーテル・エー テルケトン層を有し、前記機能素子を前記ポリエー テル・エーテルケトンにより接合したことを特徴 とする多層促成集積回路。

3. 発明の詳細な説明

(産棄上の利用分野.)

本発明は、トランジスタやICなどの機能差子 を多層の基板中に埋め込んだ混成集積回路の構成 に関する。

(従来の技術とその課題)

回路パターンを有する樹脂を絶縁材料として多層に複磨し、その中間層に位置する回路パターンに半導体素子を内蔵した多層温成集被回路がある。 第2回は従来のこの種の数明図で、ICなど機能

常子 1 を予じめ作製したエポキシ樹脂などの埋込 み用側面枠2へ挿入し、液状のエポキシ樹脂など による注入樹脂3で固定する。埋込み用樹脂枠2 の表面に設けた回路パターン4と機能素子1をス クリーン印刷法などで液状のエポキシ等の導定性 樹脂 5 を印刷して昇温を加え硬化して接合する。 更に機能常子の表面を保護するため不純物含有量 の少いジャンクションコート用樹脂8を被覆し、 さらに上層回路パターンとの間肢へ液状エポキシ 簡脳などを注入し絶縁だ?を構成し、その表面に 上層回路パターン8を配し、多層間中に機能素子 の埋込みを行っていた。従来のこの値のものは注 入樹脂3および絶縁層7を構成するために熱硬化 処理を経済すため、昇温、降温による膨張、収益 により機能素子1と回路パターン4の接合部分が 針離し易いこと、エポキシ樹脂を昇温、硬化処理 を行う原、発生ガスによる発泡などの不具合を有 していた。

(課題を解決するための手段)

本発明はこれらの欠点を解決するために機能素

特開平2-150098(2)

子と回路パターンの結合を不純物含有量の少い、ガスの発生のない熱可塑性樹脂板に設けた接合パターンを介して取付けることを特徴とし、その目的は熱衝撃や熱的繰返しによって糾難し難い混成集積回路の提供にある。

(実施例)

4. 図面の簡単な説明

第1図は旧来の実施例の説明図、第2図は本発 明の実施例の説明図である。

1・・・機能素子、2・・・樹脂枠、3・・・注入樹脂、4・・・回路パターン、5,5・・・・導電性樹脂、6・・・ジャンクションコート機脂、7・・・絶縁層、8,8・・・・上層回路パターン、9・・・ポリエーテル・エーテルケトンフィルム。

特許出順人 日本無線株式会社

320時間の条件ではエポキシ樹脂は23,500ppm、 ポリエーテル・エーテルケトンは1,000ppmと 値少といえる。


この様な構造となっているから機能双子の接合部分は亀裂の発生し難い、空孔の存在しない、また、ジャンクションコート用側断を介しエポキシ側断を視路化する複雑な構成を要さぬ多階化埋込み構造を得ることが出来る。

さらにつけ加えるとこの種の構成はチップコンプンサやチップ抵抗体を内蔵する方法としても 機能素子の場合と同様の効果を、また配線パターンを複雑に多層化を施さぬ場合も熱的履歴に対して強固な接合方法として効果を得ることが出来る。

(発明の効果)

以上説明したように手じめ回路パターンをフィルムの表展面に構成したポリエーテル・エーテルケトン協励を機能素子へ押圧し、真空中で圧着した構成であるから空孔のない效固な接合状態を有する機能素子を内蔵した多層退成集後回路を提供出来る利点がある。

第 1 図



第 2 図

